Поделиться 
HP объявляет о разработке новой технологии, которая позволит существенно улучшить качественные характеристики компактных матриц типа CMOS, в частности, уменьшить тепловой шум и оптмизировать энергопотребление матриц: теория, разработанная HP совместно с Физическим институтом Великобритании (British Institute of Physics), также опробованная на практике, позволит существенно уменьшить размеры существующих матриц типа CMOS при отсутствии негативных последствий вроде усиления цифрового шума (сегодня “мыльницы” по причине излишнего шума компактных матриц CMOS ими не оборудуют) – производитель обещает повышение плотности пикселей в восемь раз (другими словами, матрицы того же разрешения будут в восемь раз меньше существующих), причем вывести на промышленный уровень технологию можно будет к 2010 году (а раз к делу подключился монстр, то и раньше) – более того, производить новые матрицы можно будет на старом оборудовании при довольно недорогих изменениях производственного процесса.
Новую технологию назвали “гибридный нано-CMOS”, основана она на существующей в настоящее время технологии FPNI (field programmable nanowire interconnect, зонно-программируемая наноцепь) – в данном случае, на поверхность матрицы будет накладываться нанорешетка, отвечающая за промежуточнное соединение соседних пикселов, за счет чего считывание изображения можно будет осуществлять группами или сегментами, а теплопотери уменьшить, обеспечив заодно и оптимизацию питания матрицы (заодно уменьшатся и паразитные токи, равно как и тепловой шум.
Более того, разработчики обещают повысить рентабельность за счет того, что нанорешетка будет нивелировать незначительные дефекты, уменьшая количество брака. Интересно, что у корней технологии стоят два ученых с русскими корнями: Дмитрий Струков и Константин Лухарев из Стоунбрукского университета Нью-Йорка. Лабораторный прототип, изготовленный по данной технологии, ожидается в течение года.